home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / lang / c++-part2 / 17654 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  1.3 KB
  1. Path: nickel.as.arizona.edu!rwatkins
  2. From: rwatkins@nickel.as.arizona.edu (Ron Watkins)
  3. Newsgroups: comp.lang.c++
  4. Subject: Class for Digital Logic Gate?
  5. Date: 16 Apr 1996 22:36:07 GMT
  6. Organization: University of Arizona, Tucson, AZ
  7. Distribution: world
  8. Message-ID: <4l17cn$d2o@news.ccit.arizona.edu>
  9. NNTP-Posting-Host: nickel.as.arizona.edu
  10. Keywords: logic class
  11.  
  12. I was wondering if anyone has implemented a class to support digital logic
  13. gates.
  14.  
  15. I thought some about this, and it seems that a circuit can be specified as
  16. a graph where each gate is a node with a state. Each gate also has pointers
  17. to the nodes (other gates) where it's input comes from. Each gate also keeps
  18. track of how many outputs it has (fanout) when it allows a link from the next
  19. gate in the sequence to point to it's state.
  20.  
  21. Propogation of logic could then be done using a breadth-first traversal of
  22. the graph (circuit). Child nodes would only need to be pushed onto the queue
  23. if a state change occured in the parent node.
  24.  
  25. Has anyone done this before? Is there an existing model?
  26. --
  27.  _                                     NICMOS project, Steward Observatory
  28. |_) _ ._   \    / _._|_ | o._  _       University of Arizona, Tucson AZ 85721
  29. | \(_)| |   \/\/ (_| |_ |<|| |_>       Phone: (520) 626-5122
  30.                                        E-mail: rwatkins@as.arizona.edu
  31.